Welcome our web site.
電気・電子回路開発・設計.VHDL,Verilog-HDL,SystemC,etc
Contact Us.
設計支援ツールリエンジニアリングBest Link.部品手配
アナログ設計Products.ASIC LSI 開発・設計.
About Us.組込みシステム開発・設計.Employment.自由発想.
Privacy.
2017/10/ 1 平成29年度下期の正社員中途採用を開始しました
2017/ 4/ 1 JPCA Show2017 6/7-6/9(東京ビックサイト)に出展しました
2016/11/16 ET2016 11/16-11/18(パシフィコ横浜)に出展しました
2015/10/ 2 Strategy TimeChart STD ver.1.6.0 をリリースしました
2015/ 5/20 JASA 技術本部成果発表会でロボットや制御機器の技術調査をプレゼンしました
2012/ 7/ 2 新タイムチャートStrategy TimeChart STD販売開始
2012/ 3/ 1 「VHDLによるFPGA設計&デバッグ」を出版しました

EIPC

Vector

Vector