仕様


動作環境 Microsoft®Windows 8 / 8.1 / 10 / 11（日本語版 / 英語版）
Windows 8 / 8.1
  • プロセッサ：800MHz 32bit(x86)/64bit(x64)（1GHz以上推奨）
  • 搭載メモリ（RAM）容量：2GByte以上（4GByte以上推奨）
    Windows 10 / 11
  • プロセッサ：1GHz 32bit(x86)/64bit(x64)（1.2GHz以上推奨）
  • 搭載メモリ（RAM）容量：2GByte以上（4GByte以上推奨）

    HDD空き容量：最低50MByteは確保してください。
    周辺装置：SuperVGA（800×600）以上の解像度を持つディスプレイ、マウス
    • 対応言語 Verilog HDL
    VHDL
    両言語混在プロジェクトも対応可能です。
    解析可能な要素 階層構造
    使用レジスタ数
    入出力端子数
    信号の接続先
    ステートマシンダイヤグラム（状態遷移図）
    ブロック図表示機能 ソースコードの数・複雑度に制限なし
    BMP形式で回路図スクリーンショットをクリップボードにコピー
    信号の接続先表示機能 BMP形式で接続図スクリーンショットをクリップボードにコピー
    ステートマシン表示機能 always節(Verilog) / process節(VHDL)を解析してステートマシンダイヤグラムで表示。
    BMP形式でステートマシンダイヤグラムのスクリーンショットをクリップボードにコピー



    無償で試用する際の機能制限について



    本製品は、ダウンロード・インストールして、すぐに無償でお使いいただけます。
    ただし、無償で使用している間は「試用」扱いとなり、以下のように、機能が制限されています。 本製品のすべての機能をお使いいただくためには、本製品を購入し、キーコードを入力する必要があります。

    試用時に使うことができない機能は以下のとおりです。

  • プロジェクトの保存
  • 印刷
  • 同時に解析可能なソースコードの数を3に制限しております。