サポート
履歴
- 2023年11月30日
ver 1.2
- ステートマシンを記述しているalways節(Verilog) / process節(VHDL)で、ステートマシンダイヤグラム（状態遷移図）を描画する機能を追加しました。
- 2023年11月15日
ver 1.1.21.40
- Schematicにおいて、プログレスバーを表示し続ける場合がある不具合を修正しました。
- Schematicにおいて、ピンが表示されない場合がある不具合を修正しました。
- 階層表示において、階層を正常に認識しない場合がある不具合を修正しました。
- View Parameterを実行時、Genericの設定値が表示されない場合がある不具合を修正しました。
- 2023年10月25日
ver 1.1.21.39
- VHDLにおいて、Entityの解析に失敗する場合がある不具合を修正しました。
- VHDLにおいて、Architecture内のSignal宣言に失敗する場合がある不具合を修正しました。
- ライセンス未登録時の回路図・テキストビューワの閲覧回数制限を、一度開いたファイルは再閲覧できるように緩和しました。
- 2023年 8月18日
ver 1.1.21
- 定義済みワードとユーザー定義名の一部が重なると、正しく解析できない場合がある不具合を修正しました。
- 2022年 5月21日
ver 1.1.20
- 二次元 wire に対応しました。
- パラメータ＋四則演算による束線サイズ指定に対応しました。
- always 節内での for に対応しました。
- child の入力で直接論理演算をしている記述に対応しました。
- 2022年 4月25日
ver 1.1.19
- 解析の精度、回路図表示の精度を向上させました。
- PDF印刷時に、上端が切れる場合がある不具合を修正しました。
- PDF印刷時に、文書名をブロック名から引用するように修正しました。
- always 節内で task、function を使用している場合の表示方法を改善しました。
- 2019年12月20日
ver 1.1.18.34
- メインウィンドウを最上位に固定表示するように仕様を変更しました。
- テキストを編集できないようにビューワの仕様を変更しました。
- 読み込ませるソースコードの記述によっては、フリーズする場合がある不具合を改善しました。
- 2019年5月13日
ver 1.1.18.33
- 特定の環境でインストールができない不具合を修正しました。
- 2019年4月25日
ver 1.1.18
- VHDLに対応しました。
- 2018年7月10日
ver 1.1
- 販売開始。
- 2014年12月25日
ver 1.0
- 社内でテスト開始。
support@k-s-g.co.jp
HDL Auto SpecDraw